مقاله توان و طراحی کارآمد مساحت مسیریاب شبکه بر روی تراشه از طریق استفاده از بافرهای بیکار (2010 آی تریپل ای)

1 مقدمه

کار مرتبط

2 انگیزه

3 معماری پیشنهادی مسیریاب

3.1 نوع بسته

3.2 کنترل کننده ورودی و تخصیص بافر

3.3 کنترل کننده خروجی و الگوریتم مسیریابی

3.4 مقایسه با معماری های موجود

3.5 پیاده سازی

4 نتایج تجربی

5 بررسی

6 نتیجه گیری ها

کار آینده

Network-on-Chip (NoC) is the interconnection platform that answers the requirements of the modern on-Chip design. Small optimizations in NoC router architecture can show a significant improvement in the overall performance of NoC based systems. Power consumption, area overhead and the entire NoC performance is influenced by the router buffers. Resource sharing for on-chip network is critical to reduce the chip area and power consumption. Virtual channel buffer sharing by other router ports has been proposed to enhance the performance of on-chip communication. We approach the router architecture optimization by utilizing the idle buffers instead of increasing the number and size of buffers for desired throughput.

شبکه بر روی تراشه (NOC) ، پلت فرم اتصال داخلی است که به الزامات طراحی روی تراشه مدرن پاسخ می دهد. بهینه سازی های کوچک در معماری مسیریاب NoC می تواند بهبود قابل توجهی را در عملکرد کلی سیستم های مبتنی بر NoC نشان دهد. مصرف توان، سربار مساحت و عملکرد کلی NoC توسط بافر مسیریاب تحت تاثیر قرار می گیرد. به اشتراک گذاری منابع برای شبکه بر روی تراشه برای کاهش مساحت تراشه و مصرف انرژی مهم است. به اشتراک گذاری مجازی بافر کانال توسط دیگر پورت های مسیریاب به منظور ارتقای عملکرد در تراشه های ارتباطی مطرح شده است. ما رویکرد بهینه سازی معماری مسیریاب را با استفاده از بافرهای غیر فعال برای افزایش تعداد و اندازه بافر برای توان عملیاتی مورد نظر را در نظر می گیریم.